

基于 Hsim 的标准单元时序信息提取方法

侯西亮^{1,2}, 王志刚¹

(1 中国科学院 微电子研究所, 北京 100029; 2 中国科学院大学, 北京 100049)

摘 要: 在全定制标准单元版图设计完成后, 需要在不同的负载, 输入转换时间以及最快, 最慢和典型情况下, 对标准单元进行后仿真. 为了快速得到其准确的时序信息, 提出了一种基于 Hsim 的标准单元时序信息提取方法, 并以 D 触发器标准单元为例, 介绍了利用测量脚本快速提取标准单元时序信息的过程. 结果表明该方法可以灵活的根据需要设置仿真环境参数, 实现了对标准单元时序信息的快速准确提取, 测量结果为后续标准单元的使用与版图优化提供了指导意义.

关键词: 标准单元; 时序信息; Hsim; 后仿真

中图分类号: TN402

文献标识码: A

文章编号: 1000-7180(2018)09-0001-05

Timing Information Extraction of Standard Cell Based on Hsim

HOU Xi-liang^{1,2}, WANG Zhi-gang¹

(1 Institute of microelectronics, Chinese Academy of Science, Beijing 100029, China;

2 University of Chinese Academy, Beijing 100049, China)

Abstract: In order to quickly and accurately extract the timing information of full-custom standard cells, a method of extracting timing information of standard cells based on Hsim is proposed. After the design of the full-custom standard cell layout, it is necessary to simulate the standard cell in different load, input transition time and the fastest, slowest and typical cases, to obtain the accurate timing information. Taking the standard cell of D flip-flop as an example, this paper introduces the process of quickly extracting the timing information of standard cells by using the measurement script based on Hsim. The results show that the method achieves fast and accurate extraction of the timing information of standard cells, and the measurement results provide guidance for the use of standard cells.

Key words: standard cell; timing information; Hsim; post-layout simulation

1 引言

随着集成电路工艺技术的快速发展, 深亚微米制造工艺得到了广泛的应用. 伴随着工艺的改进, 标准单元的工艺参数也必须随工艺的不断进步而不断更新. 标准单元库在集成电路设计中处于十分重要的基础地位. 在自顶向下设计方法中, 从系统行为描述, 逻辑综合, 逻辑功能模拟, 到时序分析、验证, 直至版图设计中的自动布局、布线, 都必须有一个内容丰富, 功能完整的单元库的支持^[1]. 为了适应不同设计的要求, 在一个标准单元库中需要对每一种逻辑

单元设计不同尺寸、不同延时、不同驱动能力的单元^[2]. 对标准单元进行特征化需要考虑所有的相关输入端, 完成最坏条件、典型条件、最好条件三种仿真. 必须覆盖输入端最快可能输入斜率到最慢可接受的输入斜率, 覆盖输出端最小可能的负载到最大可接受的负载^[3].

在完成标准单元的版图设计之后, 需要提取每一种标准单元的时序信息, 真实准确的反映出标准单元的延时性能. 尤其是在深亚微米以来, 电路的性能受各种寄生参数的影响越来越严重, 如源漏区面积、输入的电容、各节点之间的电容、电阻等, 都会

影响电路的性能. 将这些寄生参数考虑到仿真中去才能更加精确的模拟出电路的实际工作状态. 传统的单元库建模通常只会给出在典型条件下的模型和相关的 k 因子, 对每一种条件都相对于典型条件有一个 k 因子, 其他条件下的模型参数则是通过乘上相应的 k 因子而获得. 在深亚微米工艺下, 仅仅用系数获得的各个单元在不同条件下的延时值已经不能满足设计精度的要求^[2]. 因此如何对全定制标准单元在不同条件下进行批量快速后仿真, 获得准确的时序信息变得十分重要.

本文首先介绍了标准单元库中逻辑门单元的相关的时序参数, 包括信号转换延时和逻辑门延时, 建立时间, 保持时间的定义; 然后介绍了全定制标准单元版图寄生参数网表的提取过程; 随后, 针对带有寄生参数的标准单元网表, 以 D 触发器为例, 介绍了基于 Hsim 仿真工具, 利用脚本实现在不同的条件下后仿真, 得到 D 触发器的时序信息的过程; 最后, 对得到的仿真结果进行分析, 为标准单元的使用与版图优化提供指导.

2 逻辑门单元的时序参数

逻辑门单元相关的时序约束信息主要包括信号的转换延时和逻辑门延时以及建立时间和保持时间等. 当输入端口或者输出端口的信号电平由高电平转换为低电平, 或者由低电平转换为高电平所需要的时间即为信号转换时间^[4]. 如图 1 所示, 定义逻辑高电平 V_H 的阈值电压为 V_{th1} , 逻辑低电平 V_L 的阈值电压为 V_{th2} , 当信号电压大于 V_{th1} 时, 其信号为高电平; 当信号电压低于 V_{th2} 时, 其信号为低电平. 一般将逻辑门信号电压在标准供电电压 10% 到 90% 之间的转换时间定义为信号的转换延时.




图 1 信号转换延时

通过由晶体管组成的逻辑门可以使高、低输入信号进行逻辑求值并产生对应的高电平或者低电平信号输出, 而从输入信号改变到对应的正确输出信号的时间间隔即为逻辑门延时. 以反相器的逻辑延

时为例, 如图 2 所示, 从输入信号高于标准供电电压 V_{dd} 的 50% 开始到输出信号变化到低于标准电压 V_{dd} 的 50% 时的时间间隔 T_d , 即为反相器的门延时.




图 2 反相器门延时

相比于组合逻辑单元, 为了保证时序单元的逻辑功能正确, 还需要得到其建立时间和保持时间. 建立时间是指时序单元正常工作时, 在功能上为了保证正确性, 输入信号数据应该在时钟信号前到达并保持的最小时间. 在测量时, 一般选取从数据信号的电压达到标准供电电压 V_{dd} 的 50% 时间点到时钟信号电压达到标准供电电压 V_{dd} 的 50% 时间点的时间间隔, 如图 3 所示.




图 3 建立时间的定义

保持时间是指时序单元要实现正确的逻辑功能, 数据信号在时钟沿有效后必须保持的最小时间长度. 在测量时, 一般选取从时钟信号电压达到标准供电电压 V_{dd} 的 50% 时间点到数据信号的电压达到标准供电电压 V_{dd} 的 50% 时间点的时间间隔, 如图 4 所示.




图 4 保持时间的定义

3 D 触发器寄生参数的提取及时序信息的建立

本文采用 Mentor Graphics 公司的 Calibre XRC 作为寄生参数提取工具. 它完整结合了 Cali-

bre LVS, 可以输出几种不同格式的网表, 如 HSPICE, SPEF, ELDO, SPECTRE 和 DSPF 等^[5]. D 触发器作为一种重要的时序单元, 应用十分广泛. 本文以 D 触发器为例, 介绍了使用 Calibre XRC 提取出其带有寄生参数的 SPECTRE 网表 dff. scs, 然后在不同条件下用 Hsim 进行后仿真, 提取其时序信息的过程.

3.1 D 触发器寄生参数的提取

利用 Calibre XRC 工具提取版图寄生参数需要三个文件: 电路版图的 GDS II, 电路 spice 网表以及提取寄生参数用的 rule 文件. 其中, rule 文件一般由 Foundry 提供, 也可以由 LVS 规则文件修改得到^[6], 其定义了寄生参数计算和提取规则, 提取工具正是根据这个文件进行寄生参数的计算和提取^[7]. D 触发器电路原理图如图 5 所示, 其标准单元的版图如图 6 所示. Calibre 可以集成在 Cadence 环境中, 打开电路版图, 运行 Calibre 选项下的 run pex. 在 Rules 选项中加入用于提取寄生参数的 rule 文件, 设置运行目录. Input 选项中选择 layout Format 为 GDS II. 在 Output 中可以看到 Extraction Type 选项, 第一项为了得到最精确的提取通常选 Transition Level, 代表晶体管级的提取, 第二项可以选择 $R+C+CC$, $R+C$, R , $C+CC$, 其中 R 代表寄生电阻, C 代表本征寄生电容(对地节点的电容), CC 代表耦合电容, 第三项可以选择 No Inductance, L 或 $L+M$, 分别代表不提取电感, 只提取电感和提取电感和互感. 这些设置由电路图的规模和提取的精度而定. 此处电路规模较小, 第二项可以选择 $R+C+CC$, 第三项选择 No Inductance^[8]. 在 Format 一栏中可以选择提取出网表的形式, 此处选择 SPECTRE 形式, 最终的设置如图 7 所示.




图 5 D 触发器电路原理图

设置完成后, 点击 Run PEX, 开始提取寄生参数. 提取完成后可以得到带有寄生参数的网表 dff. pex. netlist, dff. pex. netlist. DFF. pxi 以及 dff. pex. netlist. pex, 其中 dff. pex. netlist 包含了后两项.

3.2 D 触发器时序信息的提取

根据前面的分析, 需要测量在不同电压, 温度和




图 6 D 触发器标准单元版图




图 7 PEX 图形界面

工艺角以及不同输入信号斜率和输出负载状态下, D 触发器的输出转换时间, T_{ck-q} 延时以及其建立时间和保持时间. Hsim 仿真工具支持二分法优化算法^[9], 在测量脚本中定义优化模型, 并进行瞬态仿真, 工具可以自动完成快速准确时序参数的提取.

以测量 D 触发器建立时间为例, 该脚本文件包括四部分: set_environment, modify 和 measure. 其中 set_environment 文件设置仿真环境参数, modify 文件根据仿真环境参数的设置修改测量脚本文件 measure. 此外, 还需要带寄生参数的网表文件 dff. pex. netlist 以及测量结果输出文件 result. log.

set_environment 文件可以根据实际需要设置每次仿真的运行环境参数, 包括仿真温度, 仿真电压, 输出负载, 工艺角以及信号输入的斜率. 下面对 set_environment 脚本文件中的部分语句作以解释.

```
#!/bin/bash //脚本的解释器程序路径. /modify 0 3.6 5f tt 2n 500p //设置仿真温度 0, 仿真电压 3.6 V, 负载 5fF, 工艺角 tt, CLK 输入转换时间 2 ns 以及 D 输入转换时间 500 ps, 调用 modify 脚本文件, 可定义多个此运行命令来完成不同仿真环境参数的设定
```

由于每次运行仿真前都需要重新设置仿真环境, 需要定义一个模板测量文件 measure_template. 每次仿真之前, 根据设置的仿真环境参数, 通过

modify 文件修改模板文件中的参数,然后将模板文件导入到 measure 文件即可.下面是对 measure_template 以及 modify 文件的关键部分语句作以解释.

①measure_template 文件

```
include "../models/spectre/hlmc_65nor_lv33_v0p1_
spe.lib" section=corner
//包含器件仿真模型库,将工艺角设置为参数 corner
include "dff.pex.netlist"
//包含带寄生参数的网表
* * * * * 设置仿真参数 * * * * *
.param HSIMVDD = HSIMVDD_T
//设置 HSIM 仿真电压为参数 HSIMVDD_T
.param HSIMSPEED= 0
//设置仿真精度
.param HSIMBISECTION = 1
//支持二分法优化,无需重新读入网表文件
.param delaytime = opt(50.0n, 50.0n, 80.0n)
//设置参数 delaytime 的变化范围,初始值为 50ns,最小
值为 50ns,最大值为 80ns
.param CK_transition = CK_transition_t
//设置 CK_transition 参数值
.param D_transition = D_transition_t
//设置 D_transition 参数值
.temp = temp_t
//设置仿真温度为参数 temp_t
xIl (D CK 0 vcc! out ) dff
//例化调用 dff
C0 (out 0) capacitor c=output_load
//定义输出负载参数 output_load
* * * * * 设置输入信号 * * * * *
VinCK0pwl00'19n0
'CK_transition+19n' HSIMVDD_T
'CK_transition+19n+20ns' HSIMVDD_T
'CK_transition+19n+20ns+CK_transition' 0 'CK_tran-
sition+19n+20ns+CK_transition+20n' 0 'CK_transition+
19n+20ns+CK_transition+20n+CK_transition' HSIM-
VDD_T bisectparam=1 //设置 CK 输入信号波形
Vd D 0 pwl 0' 0 'delaytime' 0
'D_transition+delaytime' HSIMVDD_T
'D_transition+delaytime+30n' HSIMVDD_T 'D_
transition+delaytime+30n+D_transition' 0
bisectparam=1
//设置 D 输入信号波形
* * * * * 测量命令 * * * * *
.tran 0.1n 80n sweep optimize=opt result=maxvout
model=optmod
//设置瞬态仿真,优化模型为 optmod
```

```
.model optmod opt method=bisection relin=1.0e-3
//设置瞬态仿真模型优化算法为二分法,优化精度为
1.0e-3
.measure tran maxvout max v(out) goal=1from=50n
to=80n
//测量 50ns—80ns 之间输出信号的最大值
.measure tran setuptime trig v(D) val='HSIMVDD_
T * 0.5' rise=1 targ v(CK) val='HSIMVDD_T * 0.5'
rise=2
//测量 setup_time 的值
.measure tran Tckq trig v(CK) val='HSIMVDD_T *
0.5' rise=2 targ v(out) val='HSIMVDD_T * 0.5' rise=
1
//测量 Tck—q 的值
.measure tran minvout min v(out) from=50n to=80n
//测量 50ns—80ns 之间输出信号的最小值
.measure tran Trise trig v(out) val='minvout+0.1
* maxvout' rise=1 targ v(out) val='minvout+0.9 * max-
vout' rise=1
//测量输出信号的上升转换时间
```

modify 文件用于根据 set_environment 中设置的仿真环境参数修改测量脚本中相应的参数,并将测量结果存储在 result.log 文件中.其中,sed 命令用于修改测量脚本,grep 命令使用正则表达式搜索文本,并将匹配的行打印出来.

②modify 文件

```
echo temp $1 Vcc $2 load $3 corner $4 CK_transi-
tion $5 D_transition $6 >> ../result/result.log
//将当前的仿真条件显示在 result.log 文件中
sed - is/HSIMVDD_T/$2/g
../testbench/measure_template > ../testbench/meas-
ure
//将 measure 中的内容用 measure_template 替换,并设
置 HSIMVDD_T 的值
```

```
hsim -spectre ../testbench/measure -o ../result/dff
-case 0 //运行 Hsim 进行仿真
grep setuptime ../result/dff.mt >> ../result/result.
log //将 setuptime 的测量结果输出到 result.log 中
```

通过以上分析可以得知,该方法可以根据实际需要自定义仿真环境参数,在 set_environment 脚本文件中得到仿真环境参数表,完成标准单元的后仿真.相比于传统的标准单元库中只有典型情况下时序参数信息,该方法可以快速灵活的得到各种仿真环境下标准单元的时序信息.修改 measure_template 脚本文件中的输入信号以及相关的设置即可实现保持时间的测量.

3.3 测量结果的分析与比较

通过前面的分析可以得知,只需将 measure_template 中调用的带寄生参数的网表替换为从电路原理图提取的网表,运行 set_environment 脚本文件即可实现前仿真过程.下面是将参数 CK_transition 值设置为 2 ns,参数 D_transition 值设置为 500 ps 后,D 触发器前仿真与后仿真的运行结果,如表 1、2 所示.

表 1 前仿真结果

Temp/C	Vcc/V	Load/F	Corner	Setuptime/s	T _{ck-q} /s	Trise/s
0	3.6	1f	ff	258p	321.1p	32.6p
0	3.6	100f	ff	258p	567.7p	562.4p
0	3.6	500f	ff	258p	1 548.8p	2 731.4p
27	3.3	1f	tt	273p	452.1p	38.5p
27	3.3	100f	tt	273p	760.2p	694.3p
27	3.3	500f	tt	273p	1 977.3p	3 368.5p
85	2.5	1f	ss	342p	697.5p	60.2p
85	2.5	100f	ss	342p	1 217.8p	1 139.9p
85	2.5	500f	ss	342p	3 262.9p	5 485.1p

表 2 后仿真结果

Temp/C	Vcc/V	Load/F	Corner	Setuptime/s	T _{ck-q} /s	Trise/s
0	3.6	1f	ff	264p	491.1p	48.1p
0	3.6	100f	ff	264p	732.1p	568.5p
0	3.6	500f	ff	264p	1 687.0p	2 791.7p
27	3.3	1f	tt	293p	550.9p	57.2p
27	3.3	100f	tt	293p	852.5p	703.9p
27	3.3	500f	tt	293p	2 034.4p	3 460.7p
85	2.5	1f	ss	386p	1 511.5p	91.3p
85	2.5	100f	ss	386p	2 021.0p	1 162.2p
85	2.5	500f	ss	386p	4 000.0p	5 680.8p

结果表明,由于后仿真中考虑了版图中共生电容和寄生电阻的影响,在相同的仿真条件下,后仿真得到的延时测量结果要比前仿真大,与实际情况相符.在相同负载情况下,温度,电压,工艺角的变化会对器件性能造成很大的影响.当负载大小为 100 fF 时,分析表 2 中的数据可以得到,在最坏情况下,即温度最高,电压最低,ss 工艺角下,后仿真得到的 T_{rise} 值达到了 1 139.9 ps,在最好情况下,即温度最低,电压最高,ff 工艺角下得到的 T_{rise} 值 562.4 ps,

相对误差达到了 50.7%,因此要充分考虑环境变化对器件性能的影响.

4 结束语

标准单元库在集成电路设计中处于十分重要的基础地位,需要对标准单元的时序信息进行准确快速的提取.本文以测量 D 触发器时序信息为例,首先介绍了逻辑门单元时序参数的定义,然后以 D 触发器为例,介绍了利用 Calibre XRC 提取版图寄生参数的过程,并提出了一种基于 Hsim 的标准单元时序信息提取方法.相比于文献[7],本文提出的方法可以根据需要自定义多种仿真环境参数,具有使用灵活,操作简单,测量快速且准确的特点,实现了对标准单元进行快速时序参数提取的目的.该方法已经在实际工程中得到有效利用.

参考文献:

[1] 李训根,罗小华.标准单元工艺参数提取工具的设计及实现[J].微电子学与计算机,2007,35(6):12-15.

[2] 刘汝萍,朱余龙.深亚微米标准单元库的设计与开发[J].中国集成电路,2003,11(6):32-35.

[3] 高丽江,张晓昱,陈虹,等.UMC0.18μm 异步电路标准单元库建库技术研究[J].微电子学,2008,38(3):349-352.

[4] 刘峰.静态时序分析与建模[M].北京:机械工业出版社,2016.

[5] Calibre xRC User's Manual[M].USA:Mentor Graphics,2009.

[6] 程学伟,郭滨.基于 hsim 的后仿真技术[J].微处理机,2009,30(3):18-19.

[7] 晁长征,吴龙胜,刘佑宝,等.CMOS 标准单元后仿真及其时序信息的建立[J].微电子学与计算机,2009,26(5):83-86.

[8] 卫君琰.纳米工艺寄生参数提取优化[D].上海:复旦大学,2010.

[9] HSIM Simulation Reference[M].USA:Synopsys Inc,2009.

作者简介:

侯西亮 男,(1992-),硕士研究生.研究方向为集成电路设计.E-mail:houxiliang@ime.ac.cn.

王志刚 男,(1972-),研究员.研究方向为非挥发性存储器设计、高可靠性抗辐射芯片设计等.